Mostrar el registro sencillo del ítem
| dc.creator | Bonilla, César Augusto Pedraza | |
| dc.creator | Díaz, Ángel Felipe | |
| dc.creator | Espinosa, Oscar | |
| dc.creator | Salas, Javier | |
| dc.date | 2015-06-24 | |
| dc.date.accessioned | 2023-03-20T20:26:33Z | |
| dc.date.available | 2023-03-20T20:26:33Z | |
| dc.identifier | https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633 | |
| dc.identifier | 10.15332/s1794-3841.2006.0005.08 | |
| dc.identifier.uri | https://biblioteca-repositorio.clacso.edu.ar/handle/CLACSO/222590 | |
| dc.description | Esta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto nivel; además, se desarrollan las diferentes partes de hardware necesarias para el cálculo de la FFT de 64 y 128 puntos, con la posibilidad de ampliarla a 256 y 512 puntos. | es-ES |
| dc.format | application/pdf | |
| dc.language | spa | |
| dc.publisher | Universidad Santo Tomás, Bogotá - Colombia | es-ES |
| dc.relation | https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633/1786 | |
| dc.source | Hallazgos; Vol. 3 No. 5 (2006) | en-US |
| dc.source | Hallazgos; Vol. 3 Núm. 5 (2006) | es-ES |
| dc.source | 2422-409X | |
| dc.source | 1794-3841 | |
| dc.subject | Transformada de Fourier | es-ES |
| dc.subject | dispositivo lógico programable | es-ES |
| dc.subject | recepción Ofdm | es-ES |
| dc.subject | hardware | es-ES |
| dc.title | Implementación de la FFT en hardware aplicada a recepción en OFDM | es-ES |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:eu-repo/semantics/publishedVersion |
| Ficheros | Tamaño | Formato | Ver |
|---|---|---|---|
|
No hay ficheros asociados a este ítem. |
|||